• 文字サイズ変更
  • S
  • M
  • L

ご質問内容

  • FAQ番号 : 14496
  • 公開日時 : 2012/03/28 21:15
  • 印刷

インデックスレジスタ(Z,V)のビット修飾について

A2SHCPUユーザーズマニュアル(詳細編)の4.1.5項(4−9ページ)の
インデックスレジスタ(Z,V)の欄には”デバイス(X,Y,M,L、B,F,T,
D,W…)の
修飾用として使用します”と記載されてますが,SW3IVD−GPPA でA2SHC
PUを
選択していますが内部リレー(M)の修飾ができません。

どうしてでしょうか?
カテゴリー : 

回答

A2SHCPUではビット単位でのインデックス修飾はできません。

ビットデバイスは桁指定した場合にインデックス修飾ができます。

  例 : MOV K1 K4M0Z

インデックス修飾の詳細はACPUプログラミングマニュアル(基礎編)SH−3435の
3−36ページを参照ください。

A2US(H)CPUでは,ビットデバイスをビット単位で修飾することができます。
製品名 : 
MELSEC-AnS/QnASシリーズ
製品分類 : 
AnS
シリーズ : 
CPU
疑問・問題は解決されましたか?

解決されない場合はこちらよりご質問ください。

仕様・機能に関するお問い合わせ

アンケート:
ご意見をお聞かせください