よくあるご質問
(FAQ)
よくあるご質問(FAQ)製品について
- 製品について > 制御機器 > シーケンサ MELSEC > MELSEC-AnS/QnASシリーズ > AnS > インデックスレジスタ(Z,V)のビット修飾について
製品について
インデックスレジスタ(Z,V)のビット修飾について
A2SHCPUユーザーズマニュアル(詳細編)の4.1.5項(4−9ページ)の
インデックスレジスタ(Z,V)の欄には”デバイス(X,Y,M,L、B,F,T,
D,W…)の
修飾用として使用します”と記載されてますが,SW3IVD−GPPA でA2SHC
PUを
選択していますが内部リレー(M)の修飾ができません。
どうしてでしょうか?
インデックスレジスタ(Z,V)の欄には”デバイス(X,Y,M,L、B,F,T,
D,W…)の
修飾用として使用します”と記載されてますが,SW3IVD−GPPA でA2SHC
PUを
選択していますが内部リレー(M)の修飾ができません。
どうしてでしょうか?
- カテゴリー :
-
- 製品について > 制御機器 > シーケンサ MELSEC > MELSEC-AnS/QnASシリーズ > AnS
回答
A2SHCPUではビット単位でのインデックス修飾はできません。
ビットデバイスは桁指定した場合にインデックス修飾ができます。
例 : MOV K1 K4M0Z
インデックス修飾の詳細はACPUプログラミングマニュアル(基礎編)SH−3435の
3−36ページを参照ください。
A2US(H)CPUでは,ビットデバイスをビット単位で修飾することができます。
ビットデバイスは桁指定した場合にインデックス修飾ができます。
例 : MOV K1 K4M0Z
インデックス修飾の詳細はACPUプログラミングマニュアル(基礎編)SH−3435の
3−36ページを参照ください。
A2US(H)CPUでは,ビットデバイスをビット単位で修飾することができます。
- 製品名
- MELSEC-AnS/QnASシリーズ
- 製品分類
- AnS
- シリーズ
- CPU