標準ROMのPCメモリクリアする方法につ

[オンライン]-[PCメモリ操作]-[PCメモリフォーマット]にて対象メモリを"標準ROM"としていただくことで、標準ROMのメモリクリアが可能です。

内蔵EthernetポートのMCプロトコ

内蔵Ethernetポートは、4Eフレームに対応しておりません。 QnA互換3Eフレームを使用してください。

ユニバーサルモデルQCPUでファイルレジ

ファイルレジスタの内容は、PCパラメータのデバイス設定でラッチ(1)が設定されている場合、ラッチクリアにてクリアされます。もしCPUユニットの電源OFF，リセット操作を行っても保持されたい場合、ラッチ(2)を設定してください。

二重化CPUによる制御系と待機系の時刻の

時刻合わせをする場合プログラムが必要です。「時刻合わせのプログラム例」待機系の時計を制御系の時刻に合わせるには、以下の（1）（2）の手順をプログラムにて行います。（1）制御系にて、時計データ読出し要求（SM213）をOFFからO

PIDループ数について

QシリーズのPID制御命令のループ数は最大で32ループです。 A/QnAのPID制御命令に機能追加されており、基本的にはすべて同じです。

二重化システムとGOTの接続形態の制限

接続の可否を以下の表に示します。表中の赤枠線で囲んだ接続形態については、系切替え発生時にGOTが制御系CPUをモニタするため(系切替えに追従するため)に、GT Designer2にて“Q二重化設定”を実施する必要があります。

ユニバーサルモデルQCPUのEthern

時刻設定機能を用いることで、LAN上に接続された時刻情報サーバ(SNTP)から時刻情報を収集して、CPUユニットの時刻設定を自動で行うことが可能です。詳細については，以下マニュアルをご参照願います。 QnUCPUユーザーズマニュアル(

Ethernetポート内蔵QCPUでの固

(1)固定バッファによる交信（無手順）の場合ソケット通信機能で対応できます。 (2)固定バッファによる交信（手順あり）の場合三菱電機FAサイトのMELSOFT Libraryに掲載されているFBを使用することで対応できます。

Ethernetポート内蔵QCPUのQn

Ethernetポート内蔵QCPUは、MCプロトコルの複数ブロック一括読出しコマンド：0406に未対応です。実行可能なコマンドは下記となります。・一括読出し： 0401・一括書込み： 1401・ランダム読出し： 0403・テスト（ラン

アナログ出力できない

PX Developerと、GX Works2/GX Developerにおいて下記の確認をお願いします。 (1)PX Developerのプログラム上の確認点 ①出力FBのSTBをTRUEにしているか？ ②出力チャネルのREFWをTR

よくあるご質問
(FAQ)

Q: 二重化CPUによる制御系と待機系の時刻の

時刻合わせをする場合プログラムが必要です。 「時刻合わせのプログラム例」 待機系の時計を制御系の時刻に合わせるには、以下の（1）（2）の手順をプログラムにて行います。 （1）制御系にて、時計データ読出し要求（SM213）をOFFからO

Q: 二重化システムとGOTの接続形態の制限

接続の可否を以下の表に示します。 表中の赤枠線で囲んだ接続形態については、系切替え発生時にGOTが制御系CPUをモニタするため(系切替えに追従するため)に、GT Designer2にて“Q二重化設定”を実施する必要があります。

よくあるご質問(FAQ)製品について

文字サイズ変更
S
M
L

製品について > 制御機器 > シーケンサ MELSEC > MELSEC-Qシリーズ > CPU

製品について

お問い合わせ: 他のお問い合わせを探す

製品について

スペースで区切って複数語検索が可能です

キーワードの間に半角スペースを入れるとAND検索になります。
キーワードの間に"｜"を入れるとOR検索になります。
キーワードの間に" -"を入れるとハイフンの後ろのキーワードを除外して検索します。

検索条件

文章で検索

よくあるご質問(FAQ)

CPU

WinCPU

『 CPU 』内のFAQ

334件中 71 - 80 件を表示

前へ 8 / 34ページ次へ

標準ROMのPCメモリクリアする方法について

[オンライン]-[PCメモリ操作]-[PCメモリフォーマット]にて対象メモリを"標準ROM"としていただくことで、標準ROMのメモリクリアが可能です。詳細表示
- FAQ番号：14746
- 公開日時：2012/03/28 21:15
- カテゴリー：シーケンサCPU
内蔵EthernetポートのMCプロトコルの対応について

内蔵Ethernetポートは、4Eフレームに対応しておりません。 QnA互換3Eフレームを使用してください。詳細表示
- FAQ番号：13441
- 公開日時：2012/03/28 21:15
- カテゴリー：シーケンサCPU
ユニバーサルモデルQCPUでファイルレジスタがラッチクリアでリセットされる原因について

ファイルレジスタの内容は、PCパラメータのデバイス設定でラッチ(1)が設定されている場合、ラッチクリアにてクリアされます。もしCPUユニットの電源OFF，リセット操作を行っても保持されたい場合、ラッチ(2)を設定してください。詳細表示
- FAQ番号：14769
- 公開日時：2012/03/28 21:15
- カテゴリー：シーケンサCPU
二重化CPUによる制御系と待機系の時刻の同期方法

　時刻合わせをする場合プログラムが必要です。「時刻合わせのプログラム例」　待機系の時計を制御系の時刻に合わせるには、以下の（1）（2）の手順をプログラムにて行います。　（1）制御系にて、時計データ読出し要求（SM213）をOFFからONし、時計データをBCD値でSD210～SD213に読出す。　（2）1ス... 詳細表示
- FAQ番号：16053
- 公開日時：2012/08/23 08:46
- カテゴリー：二重化CPU
PIDループ数について

QシリーズのPID制御命令のループ数は最大で32ループです。 A/QnAのPID制御命令に機能追加されており、基本的にはすべて同じです。詳細表示
- FAQ番号：14540
- 公開日時：2012/03/28 21:15
- 更新日時：2024/04/04 14:52
- カテゴリー：シーケンサCPU
二重化システムとGOTの接続形態の制限

接続の可否を以下の表に示します。表中の赤枠線で囲んだ接続形態については、系切替え発生時にGOTが制御系CPUをモニタするため(系切替えに追従するため)に、GT　Designer2にて“Q二重化設定”を実施する必要があります。詳細表示
- FAQ番号：16094
- 公開日時：2012/08/23 08:46
- カテゴリー：二重化CPU
ユニバーサルモデルQCPUのEthernet内蔵ポートによる時刻設定について

時刻設定機能を用いることで、LAN上に接続された時刻情報サーバ(SNTP)から時刻情報を収集して、CPUユニットの時刻設定を自動で行うことが可能です。詳細については，以下マニュアルをご参照願います。 QnUCPUユーザーズマニュアル(内蔵Ethernetポート通信編) 　3.5 時刻設定機能(SNTPクライ... 詳細表示
- FAQ番号：13815
- 公開日時：2012/03/28 21:15
- カテゴリー：シーケンサCPU
Ethernetポート内蔵QCPUでの固定バッファによる交信置換え可否

(1)固定バッファによる交信（無手順）の場合　ソケット通信機能で対応できます。 (2)固定バッファによる交信（手順あり）の場合　三菱電機FAサイトのMELSOFT Libraryに掲載されているFBを使用することで対応できます。詳細表示
- FAQ番号：13686
- 公開日時：2012/03/28 21:15
- カテゴリー：シーケンサCPU
Ethernetポート内蔵QCPUのQnA互換3Eフレームのコマンド：0406について

Ethernetポート内蔵QCPUは、MCプロトコルの複数ブロック一括読出しコマンド：0406に未対応です。実行可能なコマンドは下記となります。・一括読出し： 0401・一括書込み： 1401・ランダム読出し： 0403・テスト（ランダム書込み）： 1402・モニタ登録： 0801・モニタ： 0802... 詳細表示
- FAQ番号：17123
- 公開日時：2013/03/04 08:53
- カテゴリー：シーケンサCPU
アナログ出力できない

PX Developerと、GX Works2/GX Developerにおいて下記の確認をお願いします。 (1)PX Developerのプログラム上の確認点　①出力FBのSTBをTRUEにしているか？　②出力チャネルのREFWをTRUEにしているか？　③公開変数OUT1INHをFALSEにしているか？ ... 詳細表示
- FAQ番号：13521
- 公開日時：2012/03/28 21:15
- カテゴリー：プロセスCPU