よくあるご質問
(FAQ)

よくあるご質問(FAQ)製品について

文字サイズ変更
S
M
L

製品について > 制御機器 > シーケンサ MELSEC > MELSEC-Aシリーズ > AnS > インデックスレジスタ（Z、V）のビット修飾について

製品について

お問い合わせ: 他のお問い合わせを探す

よくあるご質問(FAQ)

一覧へ戻る

FAQ番号 : 14496
公開日時 : 2012/03/28 21:15
印刷

インデックスレジスタ（Z、V）のビット修飾について

A2SHCPUユーザーズマニュアル（詳細編）の4．1．5項（4～9ページ）の
インデックスレジスタ（Z、V）の欄には”デバイス（X、Y、M、L、B、F、T、
D、W…）の
修飾用として使用します”と記載されてますが、SW3IVD-GPPA でA2SHC
PUを
選択していますが内部リレー（M）の修飾ができません。

どうしてでしょうか？

カテゴリー :

製品について > 制御機器 > シーケンサ MELSEC > MELSEC-Aシリーズ > AnS

回答

A2SHCPUではビット単位でのインデックス修飾はできません。

ビットデバイスは桁指定した場合にインデックス修飾ができます。

　　例　：　MOV　K1　K4M0Z

インデックス修飾の詳細はACPUプログラミングマニュアル（基礎編）SH-3435の
3～36ページを参照ください。

A2US(H)CPUでは、ビットデバイスをビット単位で修飾することができます。