よくあるご質問
(FAQ)
製品について
- お問い合わせ
- 他のお問い合わせを探す
製品について
制御機器
『 制御機器 』 内のFAQ
-
P_SUM2_があります。 積算リセット信号(RST)がTRUEの場合、積算値をリセットし初期値を出力します。 積算スタート信号(START)がTRUEの場合、入力(IN)に対して積算処理を行い出力します。 詳細表示
- FAQ番号：14222
- 公開日時：2012/03/28 21:15
- カテゴリー： PX Developer
-
他系のCPU情報は、特殊リレーSM1600からSM1649、特殊レジスタSD1600からSD1690をモニタすることで確認できます。 特殊リレー、特殊レジスタ詳細につきましては、以下マニュアルを参照願います。 ・QCPUユーザーズマニュアル（ハードウェア設計・保守点検編） 付2および付3 詳細表示
- FAQ番号：14202
- 公開日時：2012/03/28 21:15
- カテゴリー： 二重化CPU
-
MELSECNET/HリモートI/O局のエラー解除方法について
一方の二重化電源ユニットの異常を検出するエラー(SINGLE PS. DOWNもしくはSINGLE PS.ERROR)が続行エラーに設定されている場合、以下手順でエラーを解除できます。 エラーの解除は、GX Developerを使用します。 ＜解除手順＞ (1)リモートI/O局側の操作 1)リモートI/O局のエ... 詳細表示
- FAQ番号：14200
- 公開日時：2012/03/28 21:15
- カテゴリー： MELSECNET/H
-
Qシリーズ二重化CPUのMELSECNET/10接続可否について
MELSECNET/10に接続できます。 この場合、MELSECNET/Hユニットのネットワークパラメータのネットワーク種別で「MNET/10モード」に設定して使用します。 詳細表示
- FAQ番号：14166
- 公開日時：2012/03/28 21:15
- カテゴリー： 二重化CPU
-
制御系と待機系は、同じハードウェア構成にしてください。 Qシリーズ二重化CPUでは、基本ベースユニットの装着状態の両系同一性チェックを行っています。 両系同一性チェックで不一致となった場合、「UNIT LAY. DIFF.」のエラーが発生します。 詳細表示
- FAQ番号：14159
- 公開日時：2012/03/28 21:15
- カテゴリー： 二重化CPU
-
QD51からCPUデバイスの読出し/書込みタイミングについて
QD51によるシーケンサCPUのデバイスデータの読出し/書込みは、PCRD/PCWTコマンドを使用します。 上記コマンドの処理は、CPUのEND処理時に行います。 詳細表示
- FAQ番号：14076
- 公開日時：2012/03/28 21:15
- カテゴリー： インテリジェントコミュニケーション
-
高速データロガーユニットのトリガロギングが動作しない現象について
トリガ条件成立時間が収集間隔より短い場合、トリガを検出できません。トリガ条件成立時間が 収集時間よりも長くなるように調整してください。 詳細表示
- FAQ番号：14043
- 公開日時：2012/03/28 21:15
- カテゴリー： 高速データロガー
-
ＦＴＰ転送は、保存のファイル切り替えタイミングで行ないます。 詳細表示
- FAQ番号：14031
- 公開日時：2012/03/28 21:15
- カテゴリー： 高速データロガー
-
ＩＰアドレスの変更などネットワーク設定を変更した場合はリセットする必要があります。 ロギングデータの変更や追加の場合はリセットは不要で、設定の更新で反映されます。 詳細表示
- FAQ番号：14020
- 公開日時：2012/03/28 21:15
- カテゴリー： 高速データロガー
-
以下のユニットに対応しています。 iQ-RシーケンサCPU/プロセスCPU/安全CPU iQ-R高速データロガーユニット iQ-R高速データコミュニケーションユニット iQ-Rアナログユニット iQ-Rモーションユニット iQ-Rモーションコントローラ iQ-LシーケンサCPU iQ-FシーケンサCPU Qシリー... 詳細表示
- FAQ番号：14016
- 公開日時：2012/03/28 21:15
- カテゴリー： GX LogViewer
2965件中 1951 - 1960 件を表示
