よくあるご質問
(FAQ)


製品について
製品について
制御機器
『 制御機器 』 内のFAQ
-
制御系がダウンすると、待機系が新制御系としてプログラムを実行します。 また、制御系のデータを常に(毎スキャン)待機系へトラッキング転送しているために、系切替え後の継続運転が可能です。 詳細表示
- FAQ番号:14208
- 公開日時:2012/03/28 21:15
- カテゴリー: 二重化CPU
-
主な機能について、以下に示します。 ・イニシャル処理 GX Developerのネットワークパラメータ設定のみ可能です。 ・オープン処理/クローズ処理 GX Developerのネットワークパラメータ設定のみ可能です。 ・MCプロトコルに交信 使用可能です、ただし使用可能なコマンドに制約がありま... 詳細表示
- FAQ番号:14205
- 公開日時:2012/03/28 21:15
- カテゴリー: MELSECNET/H
-
制御系の電源ユニットのERR端子はOFFしません。 待機系の電源ユニットのERR端子はOFFします。 詳細表示
- FAQ番号:14178
- 公開日時:2012/03/28 21:15
- カテゴリー: 二重化CPU
-
下図1のフローにしたがって、1台故障した二重化電源ユニットをオンライン(通電中)の状態で交換します。 (他方の二重化電源ユニットは正常運転していることが前提条件です。) 図1 詳細表示
- FAQ番号:14176
- 公開日時:2012/03/28 21:15
- カテゴリー: 電源
-
Ethernetユニットの基本ベースユニット装着可能枚数について
基本ベースユニットに4枚まで装着できます。 詳細表示
- FAQ番号:14168
- 公開日時:2012/03/28 21:15
- カテゴリー: 二重化CPU
-
PX Developerのプログラム実行タイミング画面で確認することができます。 <操作> プロジェクトウィンドウのプログラム実行設定アイコンをダブルクリックします。 図1 詳細表示
- FAQ番号:14130
- 公開日時:2012/03/28 21:15
- カテゴリー: PX Developer
-
分岐ユニットと増設ユニットを使用する際のCPUの制約について
シリアルNo.の上5桁が「13072」以降のLCPUを使用してください。 詳細表示
- FAQ番号:14112
- 公開日時:2012/03/28 21:15
- カテゴリー: CPU
-
制御周期は、1msとなります。 ・入力信号、バッファメモリの更新タイミングは、1制御周期の範囲内でばらつきがあります。 ・シーケンスプログラムが更新した出力信号、バッファメモリを、QD64D2が読み出して 処理を完了するまでに、最大2msの遅れが発生します。 詳細表示
- FAQ番号:14101
- 公開日時:2012/03/28 21:15
- カテゴリー: 高速カウンタ/パルス入力
-
高速データロガーユニット用コンパクトフラッシュカードの対応可否について
使用できません。 高速データロガーユニットで使用できるコンパクトフラッシュカードは、以下となります。 ・QD81MEM-512MBC/1GBC/2GBC/4GBC/8GBC 詳細表示
- FAQ番号:14053
- 公開日時:2012/03/28 21:15
- カテゴリー: 高速データロガー
-
収集可能です。 詳細表示
- FAQ番号:14040
- 公開日時:2012/03/28 21:15
- カテゴリー: 高速データロガー
3016件中 2521 - 2530 件を表示