よくあるご質問
(FAQ)
製品について
- お問い合わせ
- 他のお問い合わせを探す
製品について
制御機器
『 制御機器 』 内のFAQ
-
L26CPU-（P）BTの内蔵CC-LinkのI/O割付点数について
10～2F（32点占有）で固定です。 詳細表示
- FAQ番号：14796
- 公開日時：2012/03/28 21:15
- カテゴリー： CPU
-
QシリーズCPUユニットでファイルレジスタの容量を確認する方法について
特殊レジスタのSD647に、現在選択されているファイルレジスタのデータ容量が1Kワード単位で格納されます。従いまして、SD647に格納されている値で確認できます。 詳細表示
- FAQ番号：14741
- 公開日時：2012/03/28 21:15
- カテゴリー： シーケンサCPU
-
オンライン中（ＣＰＵ稼働中）にユニット交換は、入出力ユニットのみ可能です。 Ａ／Ｄ・Ｄ／Ａ・通信ユニットなどは不可です。 変更手順はマニュアルに記載されています。 詳細表示
- FAQ番号：14591
- 公開日時：2012/03/28 21:15
- カテゴリー： Q4AR
-
次のように設定します。下記以外のスイッチは、システム動作時に合わせて設定してく ださい。 （下表参照） 《備考》 テストを開始すると、AJ71UC24は単体折返しテストを繰り返し実行します。 テストが正常に行われていると、AJ71UC24前面のLED（2-SD、2-RD 、4-SD、... 詳細表示
- FAQ番号：14396
- 公開日時：2012/03/28 21:15
- カテゴリー： 情報/ネットワーク
-
AD71(S1)側では不可能です。 1．電子ギャー機能のあるサーボアンプ（たとえばMR-SA形）を使用しているとき は電子ギャー比を大きくしてください。 （注） CMX 1 50 電子ギャー比＝ーーー＝ーーーーーーー CDV 50 1 ... 詳細表示
- FAQ番号：14349
- 公開日時：2012/03/28 21:15
- カテゴリー： MELSEC-Aシリーズ
-
3位置ON／OFFのヒステリシスHS1が不感帯に相当します。 図1 詳細表示
- FAQ番号：14232
- 公開日時：2012/03/28 21:15
- カテゴリー： PX Developer
-
実行周期(ΔT)ごとの出力(MV)の変化を、出力変化上限値(DML)に制限します。 (出力変化上限値(DML)制限は、制御周期(CT)ごとではなく、実行周期(ΔT)ごとに行います） 図1 詳細表示
- FAQ番号：14213
- 公開日時：2012/03/28 21:15
- カテゴリー： PX Developer
-
設定不要です。 PX Developerでコンパイルを行うことで、自動的にトラッキングブロックNo.64に割り付けられます。 ユーザプログラムにてシステムリソース以外のデバイスを使用する場合は、トラッキング項目として設定が必要です。 詳細表示
- FAQ番号：14182
- 公開日時：2012/03/28 21:15
- カテゴリー： PX Developer
-
高速データロガーユニット以外のＥｔｈｅｒｎｅｔ通信でのデータ読み出し可否について
高速データロガーユニットに装着したＣＦカード内のデータは、高速データロガーユニットの Ｅｔｈｅｒｎｅｔポートからのみ読み出しが可能です。 詳細表示
- FAQ番号：14017
- 公開日時：2012/03/28 21:15
- カテゴリー： 高速データロガー
-
可能です。 詳細表示
- FAQ番号：13994
- 公開日時：2012/03/28 21:15
- カテゴリー： MX Sheet
3016件中 2921 - 2930 件を表示
