よくあるご質問
(FAQ)

QJ71C24Nで送信データをそのまま受信（エコーバック）する

RS-422/485インタフェースより、RS-485(2線式)にてデータ交信を行った場合、送信データが自局のRDA、RDBに折り返されることをエコーバックと言います。 下記のいづれか方法でエコーバック許可／禁止の設定が可能です。１．GX Works2による設定　　インテリジェント機能ユニット操作の各種制御指定で設... 詳細表示

QJ71C24NでCPRTCL命令の実行タイミングについて

CPRTCL命令の完了デバイスがONからOFFになれば、次のCPRTCL命令が実行できます。 詳細表示

QJ71C24NでERR. LEDの消灯方法について

CH1エラー初期化要求信号：YE、CH2エラー初期化要求信号：YFをONすることでERR. LEDを消灯できます。 詳細表示

A互換1Cフレームでのラッチリレーアクセス可否について

ラッチリレー(L)を指定した場合、内部リレー(M)にアクセスします。 詳細表示

QJ71C24Nの無手順プロトコルで受信読出し要求がONしない

受信終了コードのデフォルトはCR＋LF（0DH、0AH）です。受信終了データ数のデフォルトは511ワードです。このため、デフォルトではCR＋LFの受信または、511ワード受信したタイミングで受信読出し要求信号：X3／XAがONします。下記のいづれかの方法で受信終了コードの設定を変更してください。１．GX Work... 詳細表示

A1SJ71UC24からQJ71C24Nに置換え時のMCプロトコルについて

A互換1CフレームでQJ71C24Nシリーズにアクセス可能ですが、下記の制約があります。AnCPU、AnNCPU、AnACPU、AnUCPUに存在するデバイスと同じ名前のデバイスのみアクセスできます。以下のデバイスへは、相手機器からアクセスすることができません。・Q/L/QnACPUで新たに増えたデバイス・ラッチ... 詳細表示

QJ71C24NのEthernetポート内蔵QCPU対応バージョンについて

QJ71C24Nシリーズの、シリアルNo.上5桁が“10042”以降で対応しています。 ただし、ユニバーサルモデル高速タイプQCPU、およびユニバーサルモデルプロセスCPUの場合は、制約はありません。 詳細表示

QJ71C24Nで送信側と受信側の終端抵抗接続について

通信可能です。 詳細表示

QJ71C24Nと相手機器のRS-485配線について

SDAとRDAを短絡、SDBとRDBを短絡して、相手機器側の＋（Data-A）と－（Data-B）に接続ください。 詳細表示

QJ71C24N-R4の突込み端子台に接続できるサイズについて

同梱の板状端子を使用してください。板状端子サイズは、幅1.0mm、厚み0.8mmです。 詳細表示