ここから本文

Factory Automation

よくあるご質問
(FAQ)

Factory Automation
よくあるご質問(FAQ)製品について
  • 文字サイズ変更
  • S
  • M
  • L

『 制御機器 』 内のFAQ

3040件中 151 - 160 件を表示

前へ 16 / 304ページ 次へ
  • プログラム開発手順について

    開発環境(TornadoTMまたはWind River WorkbenchTM)のインストール、C言語コントローラユニット用設定・モニタツール(SW3PVC-CCPU)によるパラメータ設定が必要になります。またデバッグ時はTornadoTMまたはWind River WorkbenchTMからEthernetで接... 詳細表示

    • FAQ番号:13561
    • 公開日時:2012/03/28 21:15
    • カテゴリー: C言語CPU
  • 電源ユニットのDC24V出力が短絡した場合

    過電流制限機能が働きますから,CPUへの影響はありませんが,正常に動作しません 。不具合を取り除いてから運転してください。 過電流保護  DC5V,DC24V回路に仕様値以上の電流が流れますと過電流保護装置が回路を  シャ断しシステムをストップさせます。  電源ユニットのLED表示は電圧... 詳細表示

  • プログラミングユニットによる命令の導通状態チェック

    シーケンスプログラム各ブロックの,最後の命令を実行(導通状態)しているか否かを プログラミングユニットで,チェックしたいときに使用してください。 チェック例は,次のとおりです。 (1)ブロックの最後の命令がシーケンス命令のとき    出力命令(OUT,SET,・・・)の実行状態をチェック。 ... 詳細表示

  • 安全コントローラの各ユニットへの電源供給(メモリプラグからの給電)について

     CPUユニット用メモリプラグ(WS0-MPL0)にある電源端子からバックプレーンバス(FLEXBUS+)経由で、CPUの右側へと連結する各ユニットへと給電しています。 ただし、安全入出力混合ユニット(WS0-XTIO)の制御出力(Q1~Q4)は、安全入出力混合ユニット自身の電源(A1,A2端子)から直接給電する... 詳細表示

    • FAQ番号:17384
    • 公開日時:2013/05/14 20:22
    • カテゴリー: オプション
  • QD65PD2の制御周期について

    制御周期は、1msとなります。 ・入力信号、バッファメモリの更新タイミングは、1制御周期の範囲内でばらつきがあります。 ・シーケンスプログラムが更新した出力信号、バッファメモリを、QD65PD2が読み出して  処理を完了するまでに、最大2msの遅れが発生します。 詳細表示

  • CADIFエラーNo5の内容確認

    エラーナンバー5は、変換不可能な命令解析時に発生します。 CADIFでは、サーボ専用命令をサポートしておりませんので、サーボ専用命令を除いたプ ログラムで変換を行って下さい。 詳細表示

    • FAQ番号:11826
    • 公開日時:2012/03/21 10:39
    • カテゴリー: Aシリーズ
  • アナログ/ディジタル変換ユニットのゲイン調整

    CPUのRUN中にゲイン調整を行ってもかまいません。 ただし原則としては,CPUをRUNにする前にゲイン調整を行ってください。 特に複数チャンネルを使用中に特定チャンネルをテストモードにすると,全チャンネル が変換不可となり平均処理の値がクリアされたりTO/FROM命令を実行するとオフ セットやゲ... 詳細表示

  • QJ71E71でMELSOFT接続の台数制限について

    TCP/IP接続の場合、システム用の専用コネクション(1つ)と、ユーザ用のコネクション1~16を使用することで、 MELSOFT製品を最大17台同時に接続できます。 UDP/IP通信の場合、システム用の専用コネクション(1つ)を使用することで、複数のMELSOFT製品およびGOTを接続できます。 詳細表示

    • FAQ番号:17132
    • 公開日時:2013/03/04 14:33
    • 更新日時:2024/06/06 16:28
    • カテゴリー: Ethernet
  • MELSECNETII用同軸ケーブル選定

    5D2Vケーブルは伝送インピーダンスが50Ωのため使用できません。 5C2Vあるいは3C2Vを使用して下さい。 MELSECNETIIの同軸リンクユニットは伝送インピーダンスは75Ωに対応しています。 75Ω以外のケーブルを使用すると,通信波形の反射や損失が増加して通信異常が発生し正常な通信ができません。 詳細表示

    • FAQ番号:14280
    • 公開日時:2012/03/28 21:15
    • カテゴリー: MELSECNET(2)/B
  • Qシリーズ二重化システムのハードウェア構成について

    制御系と待機系は、同じハードウェア構成にしてください。 Qシリーズ二重化CPUでは、基本ベースユニットの装着状態の両系同一性チェックを行っています。 両系同一性チェックで不一致となった場合、「UNIT LAY. DIFF.」のエラーが発生します。 詳細表示

    • FAQ番号:14159
    • 公開日時:2012/03/28 21:15
    • カテゴリー: 二重化CPU

3040件中 151 - 160 件を表示