よくあるご質問
(FAQ)
よくあるご質問(FAQ)製品について
製品について
製品について
制御機器
『 制御機器 』 内のFAQ
-
タグFB型がM_2PIDH_の場合、MVトラッキング機能により実現できます。 (1)タグFBの入力ピンMV_TRKINに任意のMVを入力後、MVトラッキング実行条件パラメータ をTRUEにします。MVトラッキング実行条件パラメータがTRUE時、入力ピンMV_TRKIN に入力された値をMVとして... 詳細表示
- FAQ番号:14221
- 公開日時:2012/03/28 21:15
- カテゴリー: PX Developer
-
PV上下限警報の検出値にヒステリシスを設けることで、チャタリングを防止することができます。 <例> 2自由度型高機能PIDタグFBのFBプロパティページからの設定例を示します。 図1 詳細表示
- FAQ番号:14217
- 公開日時:2012/03/28 21:15
- カテゴリー: PX Developer
-
センサエラー検出機能を禁止することで対応できます。 <設定例> タグFBが、M_2PIDHの場合 モニタツールのチューニング画面のタグモニタのSEI(センサエラー禁止)をTRUEにします。 図1 詳細表示
- FAQ番号:14214
- 公開日時:2012/03/28 21:15
- カテゴリー: PX Developer
-
基本ベースユニットに装着する入出力ユニットの使用用途について
入力ユニットは、メモリコピーや系切替えなどのトリガ信号を入力するために使用します。 出力ユニットは、A系/B系の判別、制御系/待機系の判別信号等を外部に出力するために使用します。(警報表示など) 詳細表示
- FAQ番号:14206
- 公開日時:2012/03/28 21:15
- カテゴリー: 二重化CPU
-
MELSECNET/10で接続してください。 (MELSECNET/HのMELSECNET/10モードで接続できます。) 詳細表示
- FAQ番号:14197
- 公開日時:2012/03/28 21:15
- カテゴリー: 二重化CPU
-
制御系の電源ユニットのERR端子はOFFしません。 待機系の電源ユニットのERR端子はOFFします。 詳細表示
- FAQ番号:14178
- 公開日時:2012/03/28 21:15
- カテゴリー: 二重化CPU
-
Q00J/Q00UJCPUを除く全てのQシリーズCPUで、電源を二重化できます。 ・電源二重化基本ベースユニット:Q38RB ・電源二重化増設ベースユニット:Q68RB ・二重化電源ユニット:Q63RP、Q64RP 詳細表示
- FAQ番号:14171
- 公開日時:2012/03/28 21:15
- カテゴリー: 電源
-
制御系と待機系は、同じハードウェア構成にしてください。 Qシリーズ二重化CPUでは、基本ベースユニットの装着状態の両系同一性チェックを行っています。 両系同一性チェックで不一致となった場合、「UNIT LAY. DIFF.」のエラーが発生します。 詳細表示
- FAQ番号:14159
- 公開日時:2012/03/28 21:15
- カテゴリー: 二重化CPU
-
(1)装着可能ユニット数 ・基本ブロック:最大10ユニット ・増設ブロック:最大11ユニット (2)増設ブロック数 ・L02CPU、L02CPU-P :最大2ブロック ・L26CPU-BT、L26CPU-PBT:最大3ブロック 詳細表示
- FAQ番号:14110
- 公開日時:2012/03/28 21:15
- カテゴリー: CPU
-
COGNEXの「In-Sight EZシリーズ」とユニバーサルモデルQCPU、LCPUであれば、簡単に接続することが できます。 (1)シーケンサのプログラム開発は不要です。 ・In-Sight EZシリーズはMCプロトコルに対応 ・In-Sight EZシリーズ専用のシーケンサファンクション... 詳細表示
- FAQ番号:14094
- 公開日時:2012/03/28 21:15
- カテゴリー: シーケンサCPU
3077件中 1871 - 1880 件を表示