よくあるご質問
(FAQ)

二重化システムとGOTの接続形態の制限

接続の可否を以下の表に示します。 表中の赤枠線で囲んだ接続形態については、系切替え発生時にGOTが制御系CPUをモニタするため(系切替えに追従するため)に、GT　Designer2にて“Q二重化設定”を実施する必要があります。 詳細表示

二重化システムとマルチCPUシステムの違いについて

・二重化システム 　CPUユニット、電源ユニット、ネットワークユニットなどの基本システムを二重化し、一方のシステムでユニット異常が発生しても、もう一方のシステムで制御を継続することで、システムの信頼性を向上させています。 ・マルチCPUシステム 　1つのシステムをすべて1台のQCPUで構築するのではなく、システム... 詳細表示

ハイパフォーマンスQCPUで標準ROM内のプログラムを変更する方法について

標準ROM内のプログラムにRUN中書込みはできません。プログラムメモリに格納されているプログラムにRUN中書込みを実行後、または電源を落とす前にプログラムメモリのROM化を実施してください。プログラムメモリのROM化を実施することで、標準ROMに格納されているプログラムを変更できます。 詳細表示

CC-Linkケーブルの抵抗値について

使用するケーブルの種類により、接続する終端抵抗の値が異なります。・Ver1.10対応CC-Link専用ケーブル　　　 ：110Ω、1/2W・CC-Link専用ケーブル（Ver1.00）　　　　　：110Ω、1/2W・CC-Link専用高性能ケーブル（Ver1.00） ：130Ω、1/2W 詳細表示

ユニバーサルモデルQCPUのEthernet内蔵ポートとEthernetインタフェースユニットの違いについて

主な相違点は下記となります。・接続CPU検索機能　Ethernetポート内蔵QCPU：使用可　Ethernetユニット　　　　　　：使用不可・MCプロトコル対応フレーム　Ethernetポート内蔵QCPU：QnA互換3Eフレーム、A互換1Eフレーム　Ethernetユニット　　　　　　：QnA互換3Eフレーム、A... 詳細表示

シーケンサ間でのデータ通信

ソケット通信機能用命令を使用することで、任意のデータを送受信することができます。 QnUDVをご使用の場合は、シンプルCPU通信機能をご使用いただければソケット通信機能より簡単に任意のデータの送受信を行うことができます。 詳細表示

CC-Linkのマスタ局と子局の配線順について

マスタ局と子局の接続位置に制約はありません。（局番順に接続する必要はありません。）このため、マスタ局が真ん中の接続も可能です。 詳細表示

二重化システムのEthernetシステム構成

基本的な構成は下図の通りです。 制御系Ethernetユニットの故障、断線時に系切替えが発生し、待機系へ接続されます。 この構成の場合、パソコンのLANカード、Hub、およびその間のLANケーブルの断線時にはパソコンとシーケンサで通信できなくなります。 これを防ぐためには、下図のとおり、パソコン側にLAN... 詳細表示

FOR～NEXT内でのタイマ使用について

FOR～NEXT内でタイマを使用した場合、1スキャン中にOUT　T□を複数回実行するため、正常に計測されません。 FOR～NEXTの外でタイマを使用してください。 詳細表示

電源ユニットの交換周期について

電源ユニットは、アルミ電解コンデンサを使用しておりますので、5年を目安に交換してください。 シーケンサの予防保全につきましては、テクニカルニュース「FA-D-0018-A」を参照願います。 詳細表示