よくあるご質問
(FAQ)

増設ケーブルについて

増設ケーブルの総延長距離は13.2m以内となっておりますので、この範囲内でご使用をお願いいたします。 詳細表示

変化率リミッタ(P_VLMT1)について

公開変数V1に1秒間の変化に対する制限値を設定します。 入力(0～100％)を毎分10％以下の変化速度(正負方向)に制御する場合、 V1(正方向制限値)＝V2(負方向制限値)＝10％/60秒＝0.167(％/秒) と設定します。 この場合、△T(実行周期)ごとの変化は、 V1×△T＝0.167(％/秒)×... 詳細表示

FL-netインタフェースユニット　IPアドレスのラダープログラム設定について

以下の手順で設定してください。 （1）バッファメモリアドレス「5」および「6」に、IPアドレスを書き込みます。（図1を参照） （2）Y10（ネットワークパラメータ書込み要求）をONします。 図1 詳細表示

Ｑ６４ＡＤ、Ｑ６８ＡＤＶ、Ｑ６８ＡＤＩの変換速度について

変換速度は、８０マイクロ秒／チャンネルとなります。 温度ドリフト補正ありの場合、使用チャンネル数にかかわらず１６０マイクロ秒を加算した時間になります。 詳細表示

Q64AD、Q68ADV、Q68ADIの精度について

・周囲温度　25±5℃　　±0．1％以内 ・周囲温度　0～55℃ 　　・温度ドリフト補正なし　　±0．4％以内 　　・温度ドリフト補正あり　　±0．3％以内 （ディジタル出力値の最大値に対する精度です。） 詳細表示

高速データロガーユニットのトリガロギングが動作しない現象について

トリガ条件成立時間が収集間隔より短い場合、トリガを検出できません。トリガ条件成立時間が 収集時間よりも長くなるように調整してください。 詳細表示

Ｑシリーズ高速カウンタユニットで一定時間ごとのパルスカウント可否について

周期パルスカウンタ機能を使用することでカウントできます。 周期パルスカウンタ機能は、設定された周期時間ごとにカウンタの現在値および前回値を、 バッファメモリに格納する機能です。 詳細表示

Qシリーズ二重化システムのハードウェア構成について

制御系と待機系は、同じハードウェア構成にしてください。 Qシリーズ二重化CPUでは、基本ベースユニットの装着状態の両系同一性チェックを行っています。 両系同一性チェックで不一致となった場合、「UNIT LAY. DIFF.」のエラーが発生します。 詳細表示

待機系のプログラム修正について

運転モードをセパレートモードに変更することで可能です。 セパレートモードは、二重化システムの稼働中に、制御を停止することなくシステムのメンテナンスを行うための運転モードです。 セパレートモードでは、制御系と待機系のCPUユニットで別々のプログラムを実行できます。制御系でシステムの制御を継続しなが ら、待機系のプロ... 詳細表示

位置決めユニットの速度・位置切り換え制御について。

１．速度・位置切換制御では，速度制御と位置制御で同一方向の制御になります。 速度制御と位置制御で方向を変える制御はできません。 ２．Ａ１ＳＤ７５は速度変更要求を受付けた時点で速度変更要求を”０”にします。 このため速度変更は，バッファメモリ１１５８の１→０ではなく，１００ｍｓ以上の間隔で 行うようにし... 詳細表示