よくあるご質問
(FAQ)

QD75のエラーコードによるエラー確認方法

エラーは、各軸に対応した以下エラー検出信号とバッファメモリのモニタで確認できます。 ・軸1　エラー検出　X8　バッファメモリアドレス　806 ・軸2　エラー検出　X9　バッファメモリアドレス　906 ・軸3　エラー検出　XA　バッファメモリアドレス　1006 ・軸4　エラー検出　XB　バッファメモリアドレ... 詳細表示

QnUDVCPUでMELSECNET/Hユニット使用時の制約について

使用条件により一部制約があります。下記１．～４．のすべての条件を満たす場合は、シリアルNo.の上5桁が“10042”以降のMELSECNET/Hユニットを使用してください。１．Ethernetポート内蔵QCPUを含むマルチCPUシステムを構成する。２．Ethernetポート内蔵QCPUのEthernetポートにプ... 詳細表示

ユニバーサルモデルQCPUで拡張データレジスタを使用した場合のインデックス修飾について

内部ユーザデバイス（Ｄ）と拡張データレジスタ（Ｄ）の境界をまたいでのインデックス修飾は指定できません。 詳細表示

二重化システムでのIPアドレスについて

制御系と待機系で別々のIPアドレスを設定してください。 詳細表示

QJ71E71の電子メール機能のメール本文について

QJ71E71シリーズの電子メール機能を使用して、シーケンスプログラムでメール本文に任意のデータを格納して送信が可能です。QJ71E71シリーズは、メール本文でデータを受信できません。 詳細表示

Ethernetポート内蔵QCPUでA互換1Eフレームにてファイルレジスタのアクセスについて

シリアルNo. の上5桁が“14112”以降のQnUDE(H)CPUで対応しています。アクセスできるデバイス範囲は R0 ～ R8191 です。ユニバーサルモデル高速タイプQCPU（QnUDVCPU）は対応していません。 詳細表示

ラッチ設定について

ラッチ(1)はラッチクリア操作にてクリアできます。 ラッチ(2)はラッチクリア操作にてクリアできません。 詳細表示

二重化システムとマルチCPUシステムの違いについて

・二重化システム 　CPUユニット、電源ユニット、ネットワークユニットなどの基本システムを二重化し、一方のシステムでユニット異常が発生しても、もう一方のシステムで制御を継続することで、システムの信頼性を向上させています。 ・マルチCPUシステム 　1つのシステムをすべて1台のQCPUで構築するのではなく、システム... 詳細表示

ユニバーサルモデルQCPUの内蔵Ethernetポートで使用するケーブルについて

ユニバーサルモデルCPUの内蔵Ethernetポートに接続する時に、ハブを使用せずEthernet ケーブル1 本で、直結接続する場合は、ストレートケーブルとクロースケーブルの両方とも使用できます。ハブを経由して接続する場合は、ストレートケーブルを使用してください。 詳細表示

Ethernetポート内蔵QCPUのSD1284について

特殊レジスタ：SD1284（オープン要求信号）のビット0～Fが、コネクションNo.1～16に対応しています。オープン要求中に、該当ビットがONします。 詳細表示