よくあるご質問
(FAQ)


- 製品について > 制御機器 > シーケンサ MELSEC > MELSEC-Qシリーズ > CPU
製品について
製品について
『 CPU 』 内のFAQ
-
バスインタフェース関数とMELSEC通信関数で以下の図のような交信が行えます。 また、マルチCPU間高速基本ベースユニットに、ユニバーサルモデルQCPU(Q00UJCPU を除く)あるいはモーションCPU(Q172DCPU、Q173DCPU)とQ12DCCPU-Vを装着した場合、0.88ms周期に同期したデータ... 詳細表示
- FAQ番号:13574
- 公開日時:2012/03/28 21:15
- カテゴリー: C言語CPU
-
ウィンドリバー社にお問合せください。 詳細表示
- FAQ番号:13554
- 公開日時:2012/03/28 21:15
- カテゴリー: C言語CPU
-
C言語プログラムの開発環境であるCW Workbench、Wind River WorkbenchTM(Q12DCCPU-Vの場合)、またはTornadoTM(Q06CCPU-Vの場合)が必要となります。また、C言語コントローラ用設定・モニタツール(SW3PVC-CCPU)が必要となります。 詳細表示
- FAQ番号:13549
- 公開日時:2012/03/28 21:15
- カテゴリー: C言語CPU
-
FOR~NEXT内でタイマを使用した場合、1スキャン中にOUT T□を複数回実行するため、正常に計測されません。 FOR~NEXTの外でタイマを使用してください。 詳細表示
- FAQ番号:13433
- 公開日時:2012/03/28 21:15
- カテゴリー: シーケンサCPU
-
マルチCPUは構成可能です。プロセスCPUのバージョンによる制約はありません。 詳細表示
- FAQ番号:17021
- 公開日時:2013/01/24 17:03
- カテゴリー: シーケンサCPU
-
QnUDVCPUでサンプリングトレースのSRAMカード格納について
SRAMカードを使用できないため指定できません。サンプリングトレースの格納先に標準RAMを指定してください。サンプリングトレースの合計サイズが標準RAMの容量を超える場合、拡張SRAMカセットを使用して標準RAMの容量を拡張することをご検討ください。 詳細表示
- FAQ番号:17014
- 公開日時:2013/01/24 17:02
- カテゴリー: シーケンサCPU
-
QnUDVCPUでデバイス初期値のSRAMカード格納について
SRAMカードを使用できないため指定できません。デバイス初期値の格納先に標準RAMまたは標準ROMを指定してください。 詳細表示
- FAQ番号:17009
- 公開日時:2013/01/24 17:02
- カテゴリー: シーケンサCPU
-
QnUDVCPUでデバイスコメントのSRAMカード格納について
SRAMカードを使用できないため指定できません。デバイスコメントファイルの格納先に標準RAMを指定してください。 詳細表示
- FAQ番号:17007
- 公開日時:2013/01/24 16:59
- カテゴリー: シーケンサCPU
-
QnUDVCPUとハイパフォーマンスQCPUのプログラム互換性について
互換性はありますが、一部の命令が使用できません。代替方法の詳細は、下記テクニカルニュースの最新版を参照願います。・No.FA-D-0001 : ハイパフォーマンスモデルQCPUからユニバーサルモデルQCPUへの置換え方法 詳細表示
- FAQ番号:17001
- 公開日時:2013/01/22 17:40
- カテゴリー: シーケンサCPU
-
互換性はありますが、一部の命令で基本ステップが変更になります。GX Works2でPCタイプ変更を実施すると容量オーバとなる可能性があるため、PCタイプ変更を実施後、メモリ容量計算機能を用いてプログラムの容量を確認してください。詳細は、下記テクニカルニュースの最新版を参照願います。・No.FA-D-0147 : ... 詳細表示
- FAQ番号:16998
- 公開日時:2013/01/24 16:57
- カテゴリー: シーケンサCPU
338件中 251 - 260 件を表示