よくあるご質問
(FAQ)


- 製品について > 制御機器 > シーケンサ MELSEC > MELSEC-Qシリーズ > CPU
製品について
製品について
『 CPU 』 内のFAQ
-
SRAMカードを使用することで、ファイルレジスタ容量を増やすことができます。 SRAMカードは、1Mバイト/2Mバイト/4Mバイト 品を準備しております。 1Mバイト品で517120点、2Mバイト品で1041408点、4Mバイト品で2087936点のファイルレジスタを使用できます。 詳細表示
- FAQ番号:13505
- 公開日時:2012/03/28 21:15
- カテゴリー: シーケンサCPU
-
内蔵Ethernetポートは、4Eフレームに対応しておりません。 QnA互換3Eフレームを使用してください。 詳細表示
- FAQ番号:13441
- 公開日時:2012/03/28 21:15
- カテゴリー: シーケンサCPU
-
Ethernetポート内蔵QCPUのSNTP機能でNTP対応可否について
NTPとSNTPは互換性がありますので、NTPサーバでも時刻設定が可能です。 詳細表示
- FAQ番号:17145
- 公開日時:2013/03/04 14:35
- カテゴリー: シーケンサCPU
-
接続の可否を以下の表に示します。 表中の赤枠線で囲んだ接続形態については、系切替え発生時にGOTが制御系CPUをモニタするため(系切替えに追従するため)に、GT Designer2にて“Q二重化設定”を実施する必要があります。 詳細表示
- FAQ番号:16094
- 公開日時:2012/08/23 08:46
- カテゴリー: 二重化CPU
-
時刻合わせをする場合プログラムが必要です。 「時刻合わせのプログラム例」 待機系の時計を制御系の時刻に合わせるには、以下の(1)(2)の手順をプログラムにて行います。 (1)制御系にて、時計データ読出し要求(SM213)をOFFからONし、時計データをBCD値でSD210~SD213に読出す。 (2)1ス... 詳細表示
- FAQ番号:16053
- 公開日時:2012/08/23 08:46
- カテゴリー: 二重化CPU
-
QシリーズのPID制御命令のループ数は最大で32ループです。 A/QnAのPID制御命令に機能追加されており、基本的にはすべて同じです。 詳細表示
- FAQ番号:14540
- 公開日時:2012/03/28 21:15
- 更新日時:2024/04/04 14:52
- カテゴリー: シーケンサCPU
-
PX Developerと、GX Works2/GX Developerにおいて下記の確認をお願いします。 (1)PX Developerのプログラム上の確認点 ①出力FBのSTBをTRUEにしているか? ②出力チャネルのREFWをTRUEにしているか? ③公開変数OUT1INHをFALSEにしているか? ... 詳細表示
- FAQ番号:13521
- 公開日時:2012/03/28 21:15
- カテゴリー: プロセスCPU
-
[オンライン]-[PCメモリ操作]-[PCメモリフォーマット]にて対象メモリを"標準ROM"としていただくことで、標準ROMのメモリクリアが可能です。 詳細表示
- FAQ番号:14746
- 公開日時:2012/03/28 21:15
- カテゴリー: シーケンサCPU
-
Ethernetポート内蔵QCPUのQnA互換3Eフレームのコマンド:0406について
Ethernetポート内蔵QCPUは、MCプロトコルの複数ブロック一括読出しコマンド:0406に未対応です。実行可能なコマンドは下記となります。・一括読出し : 0401・一括書込み : 1401・ランダム読出し : 0403・テスト(ランダム書込み) : 1402・モニタ登録 : 0801・モニタ : 0802... 詳細表示
- FAQ番号:17123
- 公開日時:2013/03/04 08:53
- カテゴリー: シーケンサCPU
-
(1)ユニバーサルモデル QCPU(Ethernet内蔵タイプを含む) SRAMカードを使用することで、ファイルレジスタ容量を増やすことができます。 SRAMカードは、1Mバイト/2Mバイト/4Mバイト/8Mバイト品を準備しております。 1Mバイト品で517120点、2Mバイト品で1041408点、4Mバイト品で... 詳細表示
- FAQ番号:13506
- 公開日時:2012/03/28 21:15
- カテゴリー: シーケンサCPU
334件中 71 - 80 件を表示