Qラージベースのオプション部品について

既設A（大形）ベースユニットと同一寸法の取付け板相当と、Qラージ入出力ユニット固定用台が一体になっています。Qラージベースユニットを手配時、ブランクカバー（QG69L）以外のオプション品は不要です。 詳細表示

Qラージベース対応のCPUについて

使用できるCPUタイプは下記CPUです。　・ハイパフォーマンスモデルQCPU　・ユニバーサルモデルQCPU （ユニバーサルモデル高速タイプQCPUを含む）　　ただし、Q00UJCPUは使用できません。　・MELSECNET/HリモートI/O局ベーシックモデルQCPU、プロセスCPU、二重化CPU、マルチCPU構成... 詳細表示

ACPUのCC-LinkLユニットの入出力占有点数について

インテリ 32点です。 詳細表示

LJ61BT11でリモートI/O局のリモートレジスタ占有について

リモートネットVer.1モードの場合、リモートI/O局は1局あたり4ワード分（固定）を占有します。 リモートネットVer.2モードの場合、リモートI/O局はリモートレジスタ（RWr／RWw）を占有しません。 詳細表示

LJ71C24にGOT接続時のスイッチ設定について

スイッチ設定を行うことなく接続が可能です。スイッチ設定はデフォルトのままとしてください。 詳細表示

ユニバーサルモデルQCPUでPCパラメータのシリアルコミュニケーション設定について

CPU内蔵のRS-232ポートについての設定のため、QJ71C24Nシリーズの設定とは別です。QJ71C24Nシリーズを使用時に、PCパラメータのシリアルコミュニケーション設定は不要です。 詳細表示

LJ71C24を基本ブロックから増設ブロックに装着変更した時の注意点について

I/O割付、スイッチ設定を変更しているか確認してください。MCプロトコルの場合、形式1～4が合っているか確認してください。無手順プロトコルの場合、専用命令を使用しているのでシーケンスプログラムの変更が必要です。 詳細表示

LJ71C24でERR. LEDの消灯方法について

CH1エラー初期化要求信号：YE、CH2エラー初期化要求信号：YFをONすることでERR. LEDを消灯できます。 詳細表示

LJ71C24のバッファメモリ：受信エリアのデータクリアについて

データを受信することでバッファメモリは上書きされます。プログラムで0を書込みすることも可能ですが、上書きされますので不要です。 詳細表示

LJ71C24と相手機器のRS-485配線について

SDAとRDAを短絡、SDBとRDBを短絡して、相手機器側の＋（Data-A）と－（Data-B）に接続ください。 詳細表示