よくあるご質問
(FAQ)

LJ71C24のバッファメモリ：受信エリアのデータクリアについて

データを受信することでバッファメモリは上書きされます。プログラムで0を書込みすることも可能ですが、上書きされますので不要です。 詳細表示

LJ71C24でRS-485の終端抵抗について

抵抗値は、110オーム、1/2Wです。 詳細表示

LJ71C24で受信データクリアのCSET命令について

受信データクリアを行うと、以下の処理を行います。・現在までの受信データを無効とみなします。・現在までの受信データ数を「0」とします。　バッファメモリの受信エリアは初期化しません。このため、受信データクリア完了後に新しいデータを受信すると、再度バッファメモリの受信エリアの先頭から格納します。 詳細表示

LJ71C24のユーザ登録フレームと受信終了コードについて

ユーザ登録フレームを使用時でも受信終了コード有効です。ユーザ登録フレームか受信終了コードのどちらかの条件を満たしたデータを受信することで、受信読出し要求信号：X3／XAがONします。 詳細表示

AJ71UC24からLJ71C24に置換え時のFROM／TO命令について

入出力信号とバッファメモリアドレスの変更は必要ですが、FROM／TO命令とX／Y信号で送受信可能です。 詳細表示

LJ61BT11でリモートI/O局のリモートレジスタ占有について

リモートネットVer.1モードの場合、リモートI/O局は1局あたり4ワード分（固定）を占有します。 リモートネットVer.2モードの場合、リモートI/O局はリモートレジスタ（RWr／RWw）を占有しません。 詳細表示

LCPU内蔵CC-Link機能の入力取り込みタイミングについて

下記の信号をインタロックに使用して入力状態を取り込んでください。（I/O割付がデフォルトの場合）・ユニット異常信号　　　　　　： X10・自局データリンク状態信号 ： X11・他局データリンク状態　　　 ： SW80～SW83 詳細表示

QnACPUのCC-LinkLユニットの入出力占有点数について

インテリ 32点です。 詳細表示

Qラージベース対応のCPUについて

使用できるCPUタイプは下記CPUです。　・ハイパフォーマンスモデルQCPU　・ユニバーサルモデルQCPU （ユニバーサルモデル高速タイプQCPUを含む）　　ただし、Q00UJCPUは使用できません。　・MELSECNET/HリモートI/O局ベーシックモデルQCPU、プロセスCPU、二重化CPU、マルチCPU構成... 詳細表示

Qラージ入出力ユニットと変換アダプタについて

Qラージベースユニットは、Qラージ入出力ユニットと変換アダプタを混在して使用可能です。ただし、2スロットタイプの変換アダプタは、Qラージベースユニットでは使用できません。 詳細表示