よくあるご質問
(FAQ)
製品について
- お問い合わせ
- 他のお問い合わせを探す
製品について
制御機器
『 制御機器 』 内のFAQ
-
弊社のFA用通信ミドルウェアEZSocketパートナ製品をご活用ください。 Qシリーズ二重化システム対応パートナ製品の活用により、二重化を意識しないネットワークインタフェース構築が可能となります。 詳細表示
- FAQ番号：14181
- 公開日時：2012/03/28 21:15
- カテゴリー： 二重化CPU
-
系切替え時間は、下式で算出します。 Tsw＝α＋Tαm＋Trc （ms） Tsw：系切替え時間 Trc：待機系CPUユニットによるトラッキング転送データの反映時間 Tαm：CC-Link IEコントローラネットワーク、MELSECNET/H、CC-Linkのリフレッシュ時間 （使用するネットワーク... 詳細表示
- FAQ番号：14163
- 公開日時：2012/03/28 21:15
- カテゴリー： 二重化CPU
-
以下の通りです。 図1 詳細表示
- FAQ番号：14152
- 公開日時：2012/03/28 21:15
- カテゴリー： 二重化CPU
-
分岐ユニットと増設ユニットの装着位置は、以下となります。（図１参照） 図1 詳細表示
- FAQ番号：14111
- 公開日時：2012/03/28 21:15
- カテゴリー： その他ユニット(端子台、コネクタ、ケーブル等)
-
CC-Link IEコントローラネットワークの局番設定について
予約局指定を行うことで可能です。 詳細表示
- FAQ番号：14106
- 公開日時：2012/03/28 21:15
- カテゴリー： CC-Link IE Control
-
制御周期は、１ｍｓとなります。 ・入力信号、バッファメモリの更新タイミングは、１制御周期の範囲内でばらつきがあります。 ・シーケンスプログラムが更新した出力信号、バッファメモリを、ＱＤ６５ＰＤ２が読み出して 処理を完了するまでに、最大２ｍｓの遅れが発生します。 詳細表示
- FAQ番号：14102
- 公開日時：2012/03/28 21:15
- カテゴリー： 高速カウンタ/パルス入力
-
Ｑシリーズ高速カウンタユニットで一定時間ごとのパルスカウント可否について
周期パルスカウンタ機能を使用することでカウントできます。 周期パルスカウンタ機能は、設定された周期時間ごとにカウンタの現在値および前回値を、 バッファメモリに格納する機能です。 詳細表示
- FAQ番号：14085
- 公開日時：2012/03/28 21:15
- カテゴリー： 高速カウンタ/パルス入力
-
同軸ケーブルが断線した場合、データリンクは続行できません。 同軸バスシステムでは、ネットワークの両端に終端抵抗が必要ですが、同軸ケーブルが断線すると一方の端に終端抵抗がなくなるため、データリンクはできなくなります。 詳細表示
- FAQ番号：14084
- 公開日時：2012/03/28 21:15
- カテゴリー： MELSECNET/H
-
AJ65SBT-64ADの移動平均処理時のA/D変換完了フラグについて
A/D変換が一度完了しリモートレジスタにA/D変換値が格納されると、それ以降はONしたままとなります。 詳細表示
- FAQ番号：14058
- 公開日時：2012/03/28 21:15
- カテゴリー： CC-Link
-
可能です。 詳細表示
- FAQ番号：14035
- 公開日時：2012/03/28 21:15
- カテゴリー： 高速データロガー
3014件中 2401 - 2410 件を表示
