２軸直線補間制御時にオーバーランが発生した時の動作はどうなるのですか

補間制御では，１つの軸が停止エラーになった場合は，両軸とも減速停止します。 位置決めユニットの送り現在値格納用バッファメモリ（８００・８０１，９００・９０１， １０００／１００１）が変化している確認願います。 変化していない場合は，位置決めユニットとしてはパルスを出していません。 またドライブユニット側で... 詳細表示

A3UCPUのEND処理時間計算方法

1．A3Uシーケンスプログラムの処理時間は、 「各命令の処理時間」「END処理時間」「リフレッシュ時間」等の和となります。 ここで各時間の算出方法は次の通りです。 各命令の処理時間--＞一覧表より算出（A-CPUプログラミングマニュアル：SH-3436付録30P以 降） END処理時... 詳細表示

位置決めユニットの偏差カウンタクリア

位置決めユニットの偏差カウンタクリア信号はＡＤ７１のシステムが，原点復帰時にＰ ＬＳ出力前（始動時）とＰＬＳ出力後（原点復帰完了時）の２回出力させるのみで，シ ーケンスプログラムなどでユーザが制御することはできません。 《補足説明》 ユーザ側の信号で偏差カウンタクリアをかけたい場合は，サーボ... 詳細表示

アナログ-デジタル変換ユニットのA/D変換許可・禁止設定について

アナログ-デジタル変換ユニットの立上がり時にのみ、A/D変換許可・禁止設定を行 ってください。 アナログ-デジタル変換ユニットの立上がりタイミングは、A/D変換READY信号 を使用してください。 例）チャンネル1、2のみA/D変換許可にする場合 （下図参照） 《補足説明》 ... 詳細表示

アラームの表示について

アラームタグFBを使って、アラーム信号を入力することで、PX Developerモニタツールの警報一覧画面にアラームを表示することができます。 詳細表示

高速データロガーユニットのデータ収集の時刻について

高速データロガーユニットの時刻となります。 シーケンサCPUと時刻を合わせるタイミングは24時間に1回となります。 また、以下のタイミングでもシーケンサCPUの時刻を同期します。 ・シーケンサシステムの電源投入時 ・シーケンサCPUのリセット時 ・オートロギング機能の開始時 ・設定の更新時 ・YB(シーケンサCP... 詳細表示

高速データロガーユニットのＩＰアドレスの変更方法

高速データロガーユニット設定ツールから、共通設定のネットワーク設定でＩＰアドレスを変更することが可能です。 ＩＰアドレスを設定後、書込みを行いＱＣＰＵをリセットすることで有効になります。 詳細表示

MX Component通信テスト時のタイムアウトエラーについて

タイムアウトが発生した場合、下記を見直してください。 ・パソコンまたはEthernetインタフェースユニットのIPアドレス、局番などの設定 ・ケーブルの状態やストレート／クロスケーブルの間違い 　HUBの電源状態 ・通信設定ユーティリティで、ネットワークNo.、局番、IPアドレス、局番タイプなどの設定 詳細表示

AJ65SBTB1-32T1、AJ65SBTB1-32Dの出力回路形式について　

NPNです。 詳細表示

CC-Linkの光リピータユニットの違いについて

使用できる光ケーブルに違いがあります。 ・AJ65SBT-RPS 　SI／QSI／H-PCF／広帯域H-PCF形光ファイバケーブル ・AJ65SBT-RPG 　GI形光ファイバケーブル 詳細表示