よくあるご質問
(FAQ)

Ethernetポート内蔵QCPUのSD1284について

特殊レジスタ：SD1284（オープン要求信号）のビット0～Fが、コネクションNo.1～16に対応しています。オープン要求中に、該当ビットがONします。 詳細表示

QJ71E71-100でハブのカスケード接続段数の制限について

リピータハブ使用時は、10BASE-Tでカスケード接続最大4段、100BASE-TXでカスケード接続最大2段です。スイッチングハブ使用時の接続可能段数は、使用するスイッチングハブのメーカに確認してください。 詳細表示

QnA接続時にLとMの扱い

Aシリーズでは、内部リレー（M）とラッチリレー（L）は同一エリアになっており、パラ メータで使用範囲を決めています。 Q2ASCPUにA1SJ71UC24-R4を装着し、専用プロトコル（形式4）で読出 し／書込みを行った場合は、MとLを同一デバイスとして扱います。（M、Lを指定しても Mのエリアのデータの... 詳細表示

インデックスレジスタ（Z、V）のビット修飾について

A2SHCPUではビット単位でのインデックス修飾はできません。 ビットデバイスは桁指定した場合にインデックス修飾ができます。 　　例　：　MOV　K1　K4M0Z インデックス修飾の詳細はACPUプログラミングマニュアル（基礎編）SH-3435の 3～36ページを参照ください。 A2US... 詳細表示

信号線の最大距離（高速カウンタユニット）

使用条件により異なりますので，いちがいには規定できません。 接続ケーブルを長くした場合の弊害としては，下記が考えられます。 （１）ノイズにより，誤カウントしやすくなる。 （２）パルス波形がなまってきて，誤カウントしやすくなる。 （３）ケーブルの抵抗値増加により，パルス信号の電圧レベルが下がり誤カウ... 詳細表示

高速データロガーユニットのデータ収集の時刻について

高速データロガーユニットの時刻となります。 シーケンサCPUと時刻を合わせるタイミングは24時間に1回となります。 また、以下のタイミングでもシーケンサCPUの時刻を同期します。 ・シーケンサシステムの電源投入時 ・シーケンサCPUのリセット時 ・オートロギング機能の開始時 ・設定の更新時 ・YB(シーケンサCP... 詳細表示

高速データロガーユニット設定ツールでのＩＰアドレス変更不可現象について

ＰＣパラメータのＩ／Ｏ割付のスイッチ設定で、スイッチ２の値が２か３になっている場合、 デフォルトのＩＰアドレスの１９２．１６８．３．３で起動します。 高速データロガーユニット設定ツールで設定した値で起動する場合は、 スイッチ２を空白か０に設定してください。 詳細表示

Ethernet内蔵QCPUのオープン設定について

通信できません。 必ずMELSOFT接続を1ポート設定してください。 詳細表示

ロギングデータのＵＳＢメモリへの保存について

弊社ＧＯＴ（ＧＴ１６）のログビューア機能を使用することで、ＧＯＴ前面のＵＳＢインタフェースに装着したＵＳＢメモリに、ロギングデータを取り出すことができます。 図1 詳細表示

標準ROMからのブート運転について

標準ROMからブート運転はできません。 詳細表示