よくあるご質問
(FAQ)

DML(出力変化上限値)設定時の出力について

実行周期(ΔT)ごとの出力(MV)の変化を、出力変化上限値(DML)に制限します。 (出力変化上限値(DML)制限は、制御周期(CT)ごとではなく、実行周期(ΔT)ごとに行います） 図1 詳細表示

MELSECNET/HリモートI/O局装着のE71について

主な機能について、以下に示します。 ・イニシャル処理 　ＧＸ　Ｄｅｖｅｌｏｐｅｒのネットワークパラメータ設定のみ可能です。 ・オープン処理／クローズ処理 　ＧＸ　Ｄｅｖｅｌｏｐｅｒのネットワークパラメータ設定のみ可能です。 ・ＭＣプロトコルに交信 　使用可能です、ただし使用可能なコマンドに制約がありま... 詳細表示

待機系ダウン時のERR端子について

制御系の電源ユニットのERR端子はOFFしません。 待機系の電源ユニットのERR端子はOFFします。 詳細表示

直流タイプの二重化電源ユニットについて

直流タイプ（ＤＣ２４Ｖ）は、Ｑ６３ＲＰです。 詳細表示

基本ベースユニットに装着可能なユニットについて

Qシリーズ二重化CPUが装着されている基本ベースユニットに装着できるユニットは、以下となります。 図1 詳細表示

系切替え時のプログラムの動作について

・初期実行タイププログラム 　実行しない。 　ただし、系切替え時に旧制御系で初期実行タイププログラムの実行が完了していない場合は、再度初期実行タイププログラムの先頭から実行する。 ・スキャン実行タイププログラム 　トラッキング転送されたデバイスデータでスキャン実行タイププログラムの０ステップから実行する。 ・定周... 詳細表示

ＱＤ６４Ｄ２の制御周期について

制御周期は、１ｍｓとなります。 ・入力信号、バッファメモリの更新タイミングは、１制御周期の範囲内でばらつきがあります。 ・シーケンスプログラムが更新した出力信号、バッファメモリを、ＱＤ６４Ｄ２が読み出して 　処理を完了するまでに、最大２ｍｓの遅れが発生します。 詳細表示

高速データロガーユニット使用時のＣＰＵ側プログラム要否について

必要ありません。 高速データロガーユニット設定ツールでの設定のみで、データロギングできます。 詳細表示

高速データロガーユニットでのトリガロギングの２回データ収集現象について

トリガの設定がビットデバイスの値変化になっている場合、ビットデバイスの立上りと立下りの両方で トリガロギングされます。 トリガの設定を比較のＯＮにしてください。 詳細表示

２つ以上のExcelファイルでのMX Sheetの同時使用について

MX Sheetは、2つ以上のExcelファイルで、同時にデータ収集することはできません。 詳細表示