よくあるご質問
(FAQ)

QJ71C24Nで受信データクリアのCSET命令について

受信データクリアを行うと、以下の処理を行います。・現在までの受信データを無効とみなします。・現在までの受信データ数を「0」とします。　バッファメモリの受信エリアは初期化しません。 このため、受信データクリア完了後に新しいデータを受信すると、再度バッファメモリの受信エリアの先頭から格納します。 詳細表示

CC-Linkのリピータユニットについて

AJ65SBT-RPTは、全ての伝送速度でT分岐接続ができ、伝送距離の延長が可能です。AJ65SBT-RPSは、光ファイバケーブルにより伝送距離の延長が可能で、伝送路のノイズトラブルを防止できます。 詳細表示

AJ71UC24からLJ71C24に置換え時のFROM／TO命令について

入出力信号とバッファメモリアドレスの変更は必要ですが、FROM／TO命令とX／Y信号で送受信可能です。 詳細表示

QnACPUのCC-LinkLユニットの入出力占有点数について

インテリ 32点です。 詳細表示

AnS／QnAS（小形）シリーズリニューアルツールの品揃えについて

三菱電機エンジニアリング株式会社製リニューアルツールに、ベースユニット取付け穴再加工不要にするためのベースアダプタと、既設ユニット端子台を配線そのままで流用するための変換アダプタが品揃えされています。 詳細表示

GX Works2のQnUDVCPU対応バージョンについて

GX Works2 Ver.1.95Z以降で対応しています。 詳細表示

QnUDVCPUの使用可能ユニットについて

ベース、電源、ユニットなど、既存のQシリーズと互換性があります。ただし、一部のユニットについては、シリアルNo.の制約があります。詳細は、下記テクニカルニュースの最新版を参照願います。・No.FA-D-0147 ： QnUD(E)(H)CPUからQnUDVCPUへ置き換えた場合の留意点 詳細表示

QnUDVCPUでデバイス初期値のSRAMカード格納について

SRAMカードを使用できないため指定できません。デバイス初期値の格納先に標準RAMまたは標準ROMを指定してください。 詳細表示

シンプルCPU通信機能使用時のA対応Ethernetユニットの設定について

イニシャル処理プログラムを作成し、下記の設定を行ってください。・IPアドレス、ポート番号を設定する。・通信方式を“UDP”に設定する。バッファメモリのSTOP中交信指示エリア（アドレス496（1F0H））のビット15、およびビット0～7の使用するコネクションNo.に対応したビットをONにする。Ethernetユニ... 詳細表示

LCPUの内蔵EthernetポートでA互換1Eフレームの使用について

Lシリーズの内蔵Ethernetポートは、MCプロトコルのQnA互換3Eフレームのみ対応しており、A互換1Eフレームは未対応です。 詳細表示