よくあるご質問
(FAQ)
製品について
- お問い合わせ
- 他のお問い合わせを探す
製品について
シーケンサ MELSEC
『 シーケンサ MELSEC 』 内のFAQ
-
特殊レジスタ：SD1284（オープン要求信号）のビット0～Fが、コネクションNo.1～16に対応しています。オープン要求中に、該当ビットがONします。 詳細表示
- FAQ番号：17193
- 公開日時：2013/03/04 15:10
- カテゴリー： シーケンサCPU
-
LJ71E71-100の固定バッファ交信無手順で送信データの格納について
1デバイスに2バイトずつ格納してください。送信データ格納デバイスの先頭デバイス＋1以降に、下位バイト→上位バイトの順で、若番から老番に格納してください。 詳細表示
- FAQ番号：17183
- 公開日時：2013/03/04 15:08
- カテゴリー： Ethernet
-
QnUDVCPUでサンプリングトレースのSRAMカード格納について
SRAMカードを使用できないため指定できません。サンプリングトレースの格納先に標準RAMを指定してください。サンプリングトレースの合計サイズが標準RAMの容量を超える場合、拡張SRAMカセットを使用して標準RAMの容量を拡張することをご検討ください。 詳細表示
- FAQ番号：17014
- 公開日時：2013/01/24 17:02
- カテゴリー： シーケンサCPU
-
MELSECNET/HボードのQnUDVCPU対応バージョンについて
ソフトウェアパッケージ：SW0DNC-MNETH-Bの、Ver.25B以降で対応しています。ボード本体のバージョンによる制約はありません。 詳細表示
- FAQ番号：16988
- 公開日時：2013/01/24 16:57
- カテゴリー： ネットワークインタフェースボード
-
インテリ 32点です。 詳細表示
- FAQ番号：16917
- 公開日時：2013/01/17 08:57
- カテゴリー： CC-Link
-
CH1エラー初期化要求信号：YE、CH2エラー初期化要求信号：YFをONすることでERR. LEDを消灯できます。 詳細表示
- FAQ番号：16865
- 公開日時：2013/01/09 10:04
- カテゴリー： シリアルコミュニケーション
-
QJ71C24NのMCプロトコルでCPU-STOP時の通信について
CPU-STOP中でも通信可能です。 詳細表示
- FAQ番号：16808
- 公開日時：2013/01/08 19:52
- カテゴリー： シリアルコミュニケーション
-
AJ71UC24からQJ71C24Nに置換え時のFROM／TO命令について
入出力信号とバッファメモリアドレスの変更は必要ですが、FROM／TO命令とX／Y信号で送受信可能です。 詳細表示
- FAQ番号：16799
- 公開日時：2013/01/08 19:39
- カテゴリー： シリアルコミュニケーション
-
QJ71C24N(-R2)側でDTR・DSRを折り返し配線してください。 詳細表示
- FAQ番号：16794
- 公開日時：2013/01/08 19:37
- カテゴリー： シリアルコミュニケーション
-
Qシリーズおよび、MELSEC iQ-Rシリーズにて CC-Link IE フィールドのプロセスCPU対応について
Qシリーズでは、ユニバーサルモデルプロセスCPU、 MELSEC iQ-Rシリーズでは、プロセスCPU、SIL2プロセスCPUが対応しています。 詳細表示
- FAQ番号：16636
- 公開日時：2012/11/29 18:43
- 更新日時：2024/04/04 15:13
- カテゴリー： CC-Link IE Field
2666件中 1641 - 1650 件を表示
