よくあるご質問
(FAQ)
よくあるご質問(FAQ)製品について
製品について
製品について
シーケンサ MELSEC
『 シーケンサ MELSEC 』 内のFAQ
-
日本語版がSW□D5C-SHEETSET-Jで、英語版がSW□D5C-SHEETSET-Eとなります。 詳細表示
- FAQ番号:14010
- 公開日時:2012/03/28 21:15
- カテゴリー: MX Component
-
高速データロガーユニットでのトリガロギングの2回データ収集現象について
トリガの設定がビットデバイスの値変化になっている場合、ビットデバイスの立上りと立下りの両方で トリガロギングされます。 トリガの設定を比較のONにしてください。 詳細表示
- FAQ番号:14023
- 公開日時:2012/03/28 21:15
- カテゴリー: 高速データロガー
-
接続できます。 この場合、設定ツールの「共通設定」-「ネットワーク設定」でデフォルトゲートウェイを設定してください。 詳細表示
- FAQ番号:14045
- 公開日時:2012/03/28 21:15
- カテゴリー: 高速データロガー
-
エコーバック禁止の設定はできません。 Ch1については、読み飛ばしを行ってください。 詳細表示
- FAQ番号:14059
- 公開日時:2012/03/28 21:15
- カテゴリー: シリアルコミュニケーション
-
(1)許容瞬停時間以下の瞬停が発生したとき瞬停が発生すると、エラー履歴の登録を行ってから演算処理を中断します。 ただし、タイマデバイスの計測は継続されています。 また、出力状態は保持されます。 ・SFCプログラムの続行スタート指定がある場合、システムの退避処理を行います。 ・瞬停が解除されると、演算... 詳細表示
- FAQ番号:14064
- 公開日時:2012/03/28 21:15
- カテゴリー: CPU
-
MELSECNET/Hには、デフォルトパラメータはありません。 GX Works2またはGX Developerでネットワークパラメータを設定してください。 詳細表示
- FAQ番号:14068
- 公開日時:2012/03/28 21:15
- カテゴリー: MELSECNET/H
-
ユーザレンジ設定の最大分解能は変わりません。(図1参照) 図1 詳細表示
- FAQ番号:14083
- 公開日時:2012/03/28 21:15
- カテゴリー: アナログ
-
制御周期は、1msとなります。 ・入力信号、バッファメモリの更新タイミングは、1制御周期の範囲内でばらつきがあります。 ・シーケンスプログラムが更新した出力信号、バッファメモリを、QD64D2が読み出して 処理を完了するまでに、最大2msの遅れが発生します。 詳細表示
- FAQ番号:14101
- 公開日時:2012/03/28 21:15
- カテゴリー: 高速カウンタ/パルス入力
-
制御周期は、1msとなります。 ・入力信号、バッファメモリの更新タイミングは、1制御周期の範囲内でばらつきがあります。 ・シーケンスプログラムが更新した出力信号、バッファメモリを、QD65PD2が読み出して 処理を完了するまでに、最大2msの遅れが発生します。 詳細表示
- FAQ番号:14102
- 公開日時:2012/03/28 21:15
- カテゴリー: 高速カウンタ/パルス入力
-
QD75P1/P2/P4/D1/D2/D4には、同期運転を行う機能はありません。 モーションコントローラの使用をご検討ください。 詳細表示
- FAQ番号:14119
- 公開日時:2012/03/28 21:15
- カテゴリー: シンプルモーション/位置決め
2661件中 691 - 700 件を表示